市場潛力之下，這個傳統(tǒng)上屬于OSAT和IDM的領(lǐng)域，如今開始涌入來自不同商業(yè)模式的玩家，包括晶圓代工廠、設(shè)計廠商等紛紛搶灘，積極布局先進(jìn)封裝技術(shù)。

全產(chǎn)業(yè)鏈上下游企業(yè)齊頭涌入，恰恰說明了先進(jìn)封裝技術(shù)的不可或缺。而如今，隨著先進(jìn)封裝技術(shù)不斷創(chuàng)新，市場參與者和商業(yè)模式正在不斷擴(kuò)大和演變，這一領(lǐng)域的競爭變得越來越激烈。

早在10多年前，臺積電就觀察到了摩爾定律失速的前兆，毅然決定投入封裝技術(shù)，在2008年底成立了導(dǎo)線與封裝技術(shù)整合部門（IIPD )。

2011年，臺積電技術(shù)專家余振華帶來了第一個產(chǎn)品——CoWoS。

CoWoS（Chip On Wafer On Substrate）是一種2.5D的整合生產(chǎn)技術(shù)，由CoW和oS組合而來：先將芯片通過Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把CoW芯片與基板（Substrate）連接，整合成CoWoS。據(jù)悉，這是蔣尚義在2006年提出的構(gòu)想。

• CoWoS-S：它使用Si中介層，該類型是2011年開發(fā)的第一個“CoWoS”技術(shù)，為高性能SoC和HBM提供先進(jìn)的封裝技術(shù)；

• CoWoS-R：它使用重新布線層（RDL）進(jìn)行布線，更強(qiáng)調(diào)Chiplet間的互連。能夠降低成本，不過劣勢是犧牲了I/O密度；

• CoWoS-L：它使用小芯片（Chiplet）和LSI（本地硅互連）進(jìn)行互連，結(jié)合了CoWoS-S和InFO技術(shù)的優(yōu)點(diǎn)，具有靈活集成性。

多年來，CoWoS一直在追求不斷增加硅中介層尺寸，以支持封裝中的處理器和HBM堆棧。臺積電通過長期的技術(shù)積累和大量成功案例，目前CoWoS封裝技術(shù)已迭代到了第5代。

筆者在此前文章《代工巨頭“血拼”先進(jìn)封裝》中提到：雖然CoWoS能夠為芯片成品帶來優(yōu)勢，但受限于成本，在推出的早期只有少數(shù)廠家的高端產(chǎn)品采用，對此，臺積電決定給CoWoS做“減法”，開發(fā)出了廉價版的CoWoS技術(shù)，即InFO技術(shù)。

相較于在硅晶圓中間布線做連接的CoWoS技術(shù)，InFO封裝把硅中介層換成了polyamide film材料，從而降低了單位成本和封裝高度。這也是InFO技術(shù)在移動應(yīng)用和HPC市場成功的重要原因，為臺積電后來能獨(dú)占蘋果A系列處理器打下了關(guān)鍵基礎(chǔ)。

目前，在先進(jìn)封裝領(lǐng)域，臺積電的領(lǐng)先地位尤其突顯。

在先進(jìn)制程以及先進(jìn)封裝中，臺積電時刻保持“兩手抓”的狀態(tài)，以鞏固自身在晶圓制造領(lǐng)域的霸主地位。

作為IDM和晶圓代工大廠，英特爾也在積極布局先進(jìn)封裝。

與臺積電類似，英特爾經(jīng)過多年技術(shù)探索，也相繼推出了EMIB、Foveros和Co-EMIB等多種先進(jìn)封裝技術(shù)，力圖通過2.5D、3D等異構(gòu)集成形式實現(xiàn)互連帶寬倍增與功耗減半的目標(biāo)。

其中，EMIB是英特爾在2.5D IC上的嘗試，其全稱是“Embedded Multi-Die Interconnect Bridge”。因為沒有引入額外的硅中介層，而是只在兩枚裸片邊緣連接處加入了一條硅橋接層（Silicon Bridge），并重新定制化裸片邊緣的I/O引腳以配合橋接標(biāo)準(zhǔn)。

據(jù)介紹，隨著3D封裝的普及，厚度是一個受關(guān)注的關(guān)鍵因素。減小基板的厚度是提高半導(dǎo)體封裝性能的關(guān)鍵。玻璃載板具有平坦的表面并且可以做得很薄，與ABF塑料相比，其厚度可以減少一半左右，減薄可以提高信號傳輸速度和功率效率。

同時，玻璃基板在熱學(xué)性能、物理穩(wěn)定度方面表現(xiàn)都更出色，更耐熱，因此可以在基板內(nèi)實現(xiàn)更高密度的互聯(lián)。

因此，英特爾有望通過玻璃載板改進(jìn)3D封裝結(jié)構(gòu)。但該技術(shù)目前進(jìn)展較為緩慢，距離真正量產(chǎn)估計還有很長一段時間。

除了在存儲器中大量使用堆疊封裝技術(shù)外，三星在高性能計算芯片上也正大力發(fā)展先進(jìn)封裝技術(shù)，旨在充分挖掘高性能計算機(jī)、AI、5G、云以及大型數(shù)據(jù)中心市場。

三星分別于2018年、2020年推出了I-Cube（2.5D）、X-Cube（3D）兩種封裝技術(shù)。其中，I-Cube作為異質(zhì)整合技術(shù)，可將一個或多個邏輯芯片（如CPU、GPU等）和多個存儲芯片（如HBM）整合連接在中介層頂部。I-Cube封裝技術(shù)可與臺積電CoWoS封裝制程相抗衡，該項技術(shù)已投入使用，標(biāo)志著三星晶圓制造業(yè)務(wù)領(lǐng)域已從移動設(shè)備擴(kuò)展到數(shù)據(jù)中心；

X-Cube則是使用TSV技術(shù)在邏輯芯片上堆疊存儲器芯片，最大程度上縮短互連長度，在降低功耗的同時能提高傳輸速率。

2021年，三星還推出了2.5D封裝技術(shù)H-Cube，專門用于高性能計算（HPC）、人工智能（AI）、數(shù)據(jù)中心和網(wǎng)絡(luò)產(chǎn)品等領(lǐng)域。

三星2.5D H-Cube芯片封裝解決方案

據(jù)了解，H-Cube可以整合ABF和HDI兩種不同特點(diǎn)的基板，實現(xiàn)更大的2.5D封裝。隨著HPC、AI和網(wǎng)絡(luò)應(yīng)用等細(xì)分市場的發(fā)展，安裝在同一個封裝中的芯片數(shù)量和尺寸都在增加，且需要高帶寬進(jìn)行互連，這種更大面積的封裝變得更加重要，H-Cube的出現(xiàn)也降低了HPC等市場的準(zhǔn)入門檻。

今年9月，為了追上臺積電AI芯片的先進(jìn)封裝，三星推出名為FO-PLP的2.5D封裝技術(shù)。借由此技術(shù)，三星預(yù)計可將SoC和HBM整合到硅中間層上，進(jìn)一步建構(gòu)其成為一個完整的芯片。據(jù)悉，F(xiàn)O-PLP的基板是方形，而臺積電的CoWoS是圓形基板，F(xiàn)O-PLP不會有邊緣基板損耗問題，有較高的生產(chǎn)效率。但由于要將芯片由晶圓移植到方形基板，其作業(yè)較為復(fù)雜。

前不久，三星又宣布將在2024年推出名為"SAINT"（Samsung Advanced Interconnection Technology）的全新3D半導(dǎo)體封裝技術(shù)。

據(jù)悉，最新的封裝技術(shù)SAINT包括SAINT S（垂直堆疊SRAM內(nèi)存和CPU），SAINT D（用于CPU、GPU和內(nèi)存的垂直封裝），SAINT L（用于堆疊應(yīng)用處理器）。這一技術(shù)的引入旨在應(yīng)對生成式AI和終端裝置AI的快速發(fā)展，將成為三星電子在先進(jìn)封裝領(lǐng)域的重要一步。

此外，三星還計劃在2024年量產(chǎn)可處理比普通凸塊更多數(shù)據(jù)的X-Cube（u-Bump）封裝技術(shù)，并預(yù)計2026年推出比X-Cube(u-Bump)處理更多數(shù)據(jù)的無凸塊型封裝技術(shù)。據(jù)悉，三星在2021年還對外宣稱正在開發(fā)“3.5D封裝”技術(shù)，目前還未有最新消息。

除了在產(chǎn)品創(chuàng)新上進(jìn)行投入布局外，三星電子去年開始還積極推進(jìn)封裝基礎(chǔ)設(shè)施建設(shè)和人才引進(jìn)。2022年12月，三星電子成立了先進(jìn)封裝（AVP）部門，負(fù)責(zé)封裝技術(shù)和產(chǎn)品開發(fā)，目標(biāo)是用先進(jìn)的封裝技術(shù)超越半導(dǎo)體的極限。

三星AVP業(yè)務(wù)副總裁暨團(tuán)隊負(fù)責(zé)人Kang Moon-soo指出，三星電子是世界上唯一一家同時從事存儲器、邏輯芯片代工和封裝業(yè)務(wù)的公司。因此，三星將利用這些優(yōu)勢提供具有競爭力的封裝產(chǎn)品，連接高性能存儲器，例如通過異質(zhì)整合技術(shù)，并經(jīng)由EUV制造技術(shù)生產(chǎn)最先進(jìn)的邏輯半導(dǎo)體和HBM。

相比臺積電和英特爾，盡管三星電子的先進(jìn)封裝投資稍顯遲緩，但也能看到這兩年在先進(jìn)封裝上的押注也非常大。

近日，據(jù)businesskorea報道，SK海力士正準(zhǔn)備推出“2.5D扇出”封裝作為其下一代存儲半導(dǎo)體技術(shù)。

由于今年在高帶寬內(nèi)存（HBM）領(lǐng)域的成功表現(xiàn)，SK海力士對下一代芯片技術(shù)領(lǐng)域充滿信心，正在加緊努力通過開發(fā)“專業(yè)”內(nèi)存產(chǎn)品來確保技術(shù)領(lǐng)先地位。

據(jù)業(yè)內(nèi)人士透露，SK海力士正準(zhǔn)備將2.5D Fan-out封裝技術(shù)集成到繼HBM之后的下一代DRAM中。這項新技術(shù)將兩個DRAM芯片水平排列，然后將它們組合起來，就像是一個芯片一樣。一個特征是可以將芯片變得更薄，因為它們下面沒有添加基板。SK海力士預(yù)計最早將于明年公開披露使用這種封裝制造的芯片的研究結(jié)果，新技術(shù)的推出也表明SK海力士正在向能夠匹配寬接口和成本效率的新方法邁進(jìn)。

能看到，SK海力士的嘗試相當(dāng)獨(dú)特，因為2.5D Fan-out封裝此前從未在內(nèi)存行業(yè)嘗試過，該技術(shù)主要應(yīng)用于先進(jìn)系統(tǒng)半導(dǎo)體制造領(lǐng)域。臺積電于2016年首次將扇出晶圓級封裝（FOWLP）商業(yè)化，用于生產(chǎn)iPhone的應(yīng)用處理器，從而獲得了蘋果的信任。三星電子從今年第四季度開始將這項技術(shù)引入到Galaxy智能手機(jī)的先進(jìn)AP封裝中。SK海力士采用這種新封裝的主要原因之一是為了削減成本，業(yè)界將2.5D扇出封裝視為一種可以跳過TSV工藝的同時，增加I/O接口數(shù)量來降低成本的技術(shù)。業(yè)界推測這種封裝技術(shù)將應(yīng)用于GDDR和其他需要擴(kuò)展信息I/O的產(chǎn)品中。綜合來看，SK海力士利用這項技術(shù)搶占小批量、多樣化的內(nèi)存產(chǎn)品的趨勢的戰(zhàn)略正在變得更加清晰。SK海力士正在鞏固與世界知名GPU公司Nvidia的合作；還有一個例子是，SK海力士為蘋果新AR設(shè)備“Vision Pro”中安裝的“R1”計算單元生產(chǎn)并提供了特殊DRAM。SK海力士總裁Kwak No-jung表示：“在人工智能時代，我們將把存儲半導(dǎo)體創(chuàng)新為針對每個客戶的差異化專業(yè)產(chǎn)品。”

在先進(jìn)封裝技術(shù)研發(fā)方面，沒有芯片工廠的AMD也在不遺余力，特別是在HBM和GPU、CPU封裝方面。

在ISSCC 2023國際固態(tài)電路大會上，AMD提出了多種新的封裝設(shè)想，其中之一是在服務(wù)器CPU模塊內(nèi)部直接堆疊內(nèi)存，而且是多層堆疊。一種方式是將CPU模塊和內(nèi)存模塊并排封裝在硅中介層上；另一種方式是在計算模塊上方直接堆疊內(nèi)存，有點(diǎn)像手機(jī)SoC。